Об'єкт дослідження - процеси синтезу швидкодіючих завадостійких компонентів цифрових пристроїв. Мета дослідження - розробка моделей і методів побудови та оцінки компонентів цифрових пристроїв на основі матричних біноміальних чисел для підвищення швидкодії та завадостійкості обробки інформації. Методи дослідження: теорія завадостійкого кодування - для вдосконалення методів обробки та перетворення матричних біноміальних чисел; теорія цифрових автоматів - для вдосконалення існуючих та розробки нових методів побудови матричних біноміальних компонентів; комбінаторика і теорія ймовірності - для побудови моделей оцінки завадостійкості матричних біноміальних компонентів; імітаційне моделювання - для перевірки запропонованих моделей. Практичне значення одержаних результатів. Розроблені автором моделі доведено до рівня програмної реалізації у вигляді VHDL-коду. Вони можуть знайти практичне застосування при побудові завадостійких систем збору та реєстрації даних, швидкодіючих керуючих пристроїв, біноміальних пристроїв стиску та захисту інформації, спеціалізованих генераторів комбінаторних конфігурацій. Розроблено швидкодіючі компоненти перетворення, зберігання, лічби, дешифрації, контролю, кодування та декодування матричних біноміальних чисел. Розроблено модель оцінки завадостійкості матричних біноміальних компонентів, яка дозволяє оптимізувати їх параметри з метою забезпечення необхідного рівня завадостійкості обробки інформації при мінімальних апаратурних витратах. Наукова новизна одержаних результатів: 1. Уперше запропоновано метод виявлення помилок у матричних біноміальних компонентах цифрових пристроїв, що полягає у виборі перевірного розряду у кінці кожного рядка матриць так, що кількість одиниць в рядках залишається парною, що дозволило підвищити рівень завадостійкості відповідних компонентів цифрових пристроїв. 2. Уперше запропоновано модель оцінки завадостійкості матричних біноміальних компонентів, що характеризується обчисленням ймовірностей помилок чисел на виході пристрою залежно від імовірності помилки одного розряду, довжини чисел та кількості одиниць у них, що дає можливість будувати компоненти із заданим рівнем завадостійкості. 3. Набули подальшого розвитку методи обробки та перетворення матричних біноміальних чисел, у яких на відміну від існуючих уведена перевірка чисел на предмет помилок за допомогою логічного аналізу матриць, що дозволяє більш ефективно контролювати правильність роботи матричних біноміальних компонентів цифрових пристроїв за допомогою вбудованих схем контролю. 4. Набув подальшого розвитку метод синтезу матричних біноміальних лічильних пристроїв, у якому на відміну від існуючого для побудови лічильних пристроїв використовуються універсальні комірки пам'яті, в котрих організовано паралельний перенос сигналів по стовпцях матриці, що дозволило підвищити швидкодію відповідних лічильних пристроїв. Запропоновані швидкодіючі компоненти цифрових пристроїв були використані на науково-виробничому підприємстві "Selmi" (м. Суми) у вигляді завадостійкого спеціалізованого дільника частот зі змінним коефіцієнтом ділення, що дозволяє підвищувати діапазон вимірювання приладів для реєстрації частоти та часу (акт впровадження від 17.08.2011). Методи побудови і оцінки завадостійкості компонентів цифрових пристроїв на основі матричних біноміальних чисел, а також пакети програм для дослідження ймовірнісних характеристик чисел використані в Сумському державному університеті в навчальному процесі дисциплін "Інформаційні основи електронної техніки", "Основи теорії кодування", "Цифрова схемотехніка", "Цифрові автомати", а також під час виконання дипломних проектів і випускних робіт магістрів (акт впровадження від 14.06.2011). Матричні біноміальні компоненти можуть бути використані при побудові швидкодіючих і одночасно завадостійких цифрових пристроїв, що входять до складу комп'ютеризованих та комп'ютерних систем і мереж, керуючих пристроїв, систем збору, стиску та захисту інформації від несанкціонованого доступу. Крім того, специфічні властивості матричних біноміальних компонентів дають можливість будувати спеціалізовані пристрої для формування комбінаторних конфігурацій, такі, як генератори рівноважних кодів, сполучень.
