Зуауі Р. . Побудова енергоефективних тестів та ідентифікуючих послідовностей цифрових схем на основі методу симуляції відпалювання

Об'єкт дослідження: цифрові логічні схеми, задані на структурному рівні у вигляді правильної мережі логічних елементів. Мета дослідженні: підвищення ефективності автоматизованого діагностування цифрових схем за рахунок використання нових еволюційних алгоритмів побудови ідентифікуючих послідовностей, а також методів оптимізації таких послідовностей, які засновані на новій стратегії симуляції відпалювання. Дослідження базується на методах технічної діагностики, еволюційних обчислень, теорії бульових функцій, скінченних автоматів та логічного моделювання. На основі алгоритму симуляції відпалювання розроблено однорівневі алгоритмі побудови ініціюючих та верифікуючих еквівалентність послідовностей. Розроблено тришагову стратегію побудови енергоефективних тестів, що базується на надлишковому тестуванні. Фази побудови надлишкових тестів та вибору субоптимальної множини послідовностей реалізовано за допомогою алгоритму симуляції відпалювання. Розроблено алгоритмічне та програмне забезпечення для вирішення вказаних задач. Проведено його апробацію на схемах з міжнародного каталогу ISCAS-89, яка свідчить про поліпшення якісних характеристик побудованих послідовностей від 3 до 30% в залежності від типу розв'язуваної задачі, розсіювання тепла при їх прикладанні зменшується в середньому на 86%. Запропоновані методи та розроблене програмне забезпечення використовуються в Інституті прикладної математики і механіки НАН України у вигляді нового модуля «SA-Analyze» автоматизованої системи моделювання і діагностики АСМІД.