Нгене К. У. Інфраструктура убудованого діагностування HDL-моделей цифрових систем на кристалах

Мета дисертаційного дослідження - зменшення часу верифікації та підвищення якості ESL-моделей цифрових виробів на кристалах шляхом введення програмно-апаратної надлишковості в технологію проектування, що забезпечує задану глибину діагностування HDL-коду. Основні результати: нова аналітична модель процесів тестування та верифікації, яка характеризується використанням бета-метрики і дає можливість сформулювати всі існуючі задачі технічної діагностики програмно-апаратних компонентів цифрових систем на кристалах; нова структурна модель HDL-коду у формі транзакційного графа, що дає можливість здійснювати пошук семантичних помилок в процесі моделювання коду; група модифікованих методів діагностування функціональних порушень HDL-коду на основі механізму асерцій, яка дає можливість істотно зменшити час аналізу результатів моделювання при пошуку дефектів; удосконалена архітектура логічного асоціативного мультиматричного процесора з обмеженою системою команд, що відрізняється орієнтацією на вбудоване сервісне обслуговування функціональних блоків цифрових систем на кристалах. Запропоновані моделі та методи тестування, а також архітектура спеціалізованого мультиматричного процесора доведені до практичної реалізації у вигляді програмно-апаратних компонентів інфраструктури, інтегрованої з системою Riviera (Aldec), що надало можливість створити ефективну інфраструктуру верифікації та діагностування HDL-коду цифрових систем на кристалах. Практичне значення отриманих результатів: 1. Моделі й методи тестування, а також архітектура спеціалізованого мультиматричного процесора доведені до практичної реалізації у вигляді програмно-апаратних компонентів інфраструктури, інтегрованої з системою Riviera (Aldec), що надало можливість створювати ефективні маршрути перевірки та діагностування HDL-коду цифрових систем на кристалах. 2. Інтеграція програмних HDL-моделей і апаратної реалізації методів діагностування функціональних порушень дозволила істотно (20%) скоротити часові витрати для моделювання й верифікації у процесі тестування цифрових виробів. 3. Інфраструктура тестування HDL-коду надає можливість апаратно обробляти програмно-апаратні моделі проектованого виробу, що дозволяє істотно (50%) зменшити час діагностування та корекції коду в процесі ітераційного налагодження. 4. Запропоновані моделі й методи, що складають основу програмно-апаратної інфраструктури тестування на основі асерцій істотно (20%) підвищують тестопридатність цифрової системи в цілому, що дозволяє зменшити часові витрати на синтез тесту, підвищити його функціональну повноту і якість проектованого виробу.