Альмадхоун С. М. Методи пошуку помилок проектування в моделях цифрових пристроїв на мовах опису апаратури

Об'єкт дослідження - моделі цифрових пристроїв, що подані мовами опису апаратури в системах автоматизованого проектування. Мета дослідження - розробка моделей і методів пошуку помилок проектування в описах цифрових пристроїв, поданих мовами опису апаратури, для істотного зменшення витрат при автоматизованому проектуванні. Методи дослідження - апарати булевої алгебри, теорії автоматів і графів, технічна діагностика і формальна верифікація; засоби автоматизованого проектування цифрових пристроїв. Апаратура - інструментальні засоби системи автоматизованого проектування цифрових систем Active-HDL у середовищі OC Windows. Теоретичні і практичні результати досліджень - розроблена процедура автоматизації проведення діагностичного експерименту з пошуку помилок проектування в HDL-моделях функціонально-блочного рівня на етапі функціональної верифікації, що дозволяє зменшити час і виключити людський чинник при проведенні діагностичного експерименту, оскільки рішення про перехід до наступного етапу (тобто питання про вибір відповідного алгоритму пошуку) приймається за формальними ознаками. Розроблені методи пошуку помилок проектування в HDL-коді і модифікація середовища верифікації HDL-моделей інтегровано у систему автоматизованого проектування Active-HDL, що дозволяє скоротити часові витрати на пошук помилок проектування при функціональній верифікації проектів цифрових пристроїв. Наукова новизна - уперше запропоновано метод зворотного простежування для графової моделі HDL-коду, що дозволяє значно підвищити глибину пошуку помилок проектування в умовах неповної специфікації на пристрій, який проектується; удосконалено графову модель HDL-коду та моделі помилок проектування, що дозволяє розширити клас помилок проектування, які виявляються; модифіковано структурний метод пошуку помилок проектування на основі граф-моделей із використанням матриць досяжності і векторів експериментальних перевірок, що дозволяє зменшити область підозрюваних помилок проектування і скоротити час пошуку помилок проектування в HDL-моделях; набув подальшого розвитку метод пошуку помилок проектування на основі словників несправностей із використанням таблиць функцій несправностей і шляхом модифікації середовища верифікації HDL-моделей TestBench, що дозволяє зменшити довжину діагностичного експерименту у процесі пошуку помилок проектування у неструктурованому HDL-коді; набув подальшого розвитку метод пошуку помилок проектування в HDL-моделях кінцевих автоматів, специфікація на які задана у вигляді графа переходів автомата, який дозволяє локалізувати помилки проектування до конкретних умовних операторів в HDL-коді. Результати дисертаційної роботи впроваджені на підприємстві ТОВ "Алдек-КТС" при автоматизованому проектуванні цифрових пристроїв із використанням САПР Active-HDL і системи імітаційного моделювання Riviera™ компанії Aldec Inc. (USA), а також у навчальний процес Харківського національного університету радіоелектроніки.