Ляховецький О. М. Методи функціонально-логічного проектування швидкодіючих арифметичних пристроїв на основі симетричних булевих функцій

В роботі розробляється новий підхід до проектування швидкодіючих арифметичних пристроїв (АП), що грунтується на використанні властивості симетрії вхідних інформаційних сигналів, який забезпечує підвищення швидкодії АП, усунення апаратного надлишку АП за рахунок використання специфіки їх операцій, спрощення та одноманітність процесу проектування і можливість формалізації та автоматизації деяких його етапів. Запропоновано методи функціонально-логічного проектування швидкодіючих багатооперандних суматорів та помножувачів, що грунтуються на використанні симетричних булевих функцій з частковою симетрією для опису функціонування АП. Результати роботи рекомендовані для використання при розробці арифметико-логічних блоків, призначених для вирішення задач цифрової обробки сигналів, обробки паралельних потоків даних у реальному часі, пристроїв кодування та декодування та інших задач, критичних до часу реакції системи.